实验目的
1. 掌握基本RS、JK、D和T触发器的逻辑功能。
2. 掌握集成触发器的使用方法和逻辑功能的测试方法。
3．熟悉触发器之间相互转换的方法。
实验原理
触发器具有两个稳定状态，用以表示逻辑状态“l”和”“0”，在一定的外界信号作用下，可以从一个稳定状态翻转到另一个稳定状态，它是一个具有记忆功能的二进制信息存贮器件，是构成各种时序电路的最基本逻辑单元。
1. 基本RS触发器
基本RS触发器也可以用两个“或非门”组成，此时为高电平触发有效。
2．JK激发器
在输入信号为双端的情况下，JK触发器是功能完善、使用灵活和通用性较强的一种触发器。本实验采用74LS112双JK触发器，是下降边沿触发的边沿触发器。引脚功能及逻辑符号如图9—2所示。
JK触发器的状态方程为
后沿触发JK触发器的功能表如表9—1所示。
JK触发器常被用作缓冲存储器，移位寄存器和计数器。
CD4027是CMOS双JK触发器，其功能与74LS112相同，但采用上升沿触发，R、S端为高电平有效。
3．D触发器
在输入信号为单端的情况下，D触发器用起来最为方便，其状态方程为
其输出状态的更新发生在CP脉冲的上升沿，故又称为上升沿触发的边沿触发器，触发器的状态只取决于时钟到来前D端的状态，D触发器的应用很广，可用作数字信号的寄存，移位寄存，分频和波形发生等。有很多种型号可供各种用途的需要而选用。如双D(74LS74，CD4013)，四D(74LS175，CD4042)，六D(74LS174 CDl4174)，八D(74LS374)等。图9—3为双D74LS74的引脚排列和逻辑符号。其功能表如表9—2。
4，触发器之间的相互转换
在集成触发器的产品中，每一种触发器都有自己固定的逻辑功能。但可以利用转换的方法获得具有其它功能的触发器。例如将JK触发器的j、k两端连在一起，并认它为T端，就得到所需的T触发器。如图94(a)所示，其状态方程为
图9—4 JK触发器转换为入T、T’触发器
T触发器的功能表如表9—3所示。
由功能表可见，当T＝0时，时钟脉冲作用后，其状态保持不变；当T＝1时，时钟脉冲作用后，触发器状态翻转。所以，若将T触发器的T端置1，如图9—4(b)所示，即得T’触发器。在T’触发器的CP端每来一个CP脉冲信号，触发器的状态就翻转一次，故称之为反转触发器，广泛用于计数电路中。同样，若将D触发器的Q与D端相连，便转换成T’触发器。如图9—5所示。
JK触发器也可转换为D触发器，如图9—6所示。
实验设备与器件
l. +5V直流电源 2．双踪示波器
3．连续脉冲源 4．单次脉冲源
5．逻辑电平开关 6．0-1指示器
7．74LS112(或CD4027)
74LS00(或CD4011)
74LS74(或CD4013)
实验内容
1．测试基本RS触发器的逻辑功能
2．测试双JK触发器74LS112逻辑功能
(1)测试RD、SD的复位、置位功能
(2)测试触发器的逻辑功能
测试方法同实验内容2、3)，记录之。
4．设计一个乒乓球练习电路并进行实验
电路功能要求：模拟二名运动员在练球时，乒乓球能往返运转。(提示：采用双D触发器74LS74，两个CP端的触发脉冲分别由两名运动员操作，两触发器的输出状态用逻辑电平显示器显示)。
5．单发脉冲发生器
用74LS74型双D触发器，设计一个单发脉冲发生器的实验线路。要求将频率为1Hz的信号脉冲和手控触发脉冲分别作为两个触发器的CP脉冲输入。只要手控脉冲送出一个脉冲(高电平一次或低电平一次)。单发脉冲发生器就送出一个脉冲，该脉冲与手控触发脉冲的时间长短无关。
试问：能实现单发脉冲输出的原理是什么?并请核定实验观察方案。
图9—7是用双JK触发器组成的单发脉冲发生器，以供设计时参考。
实验预习要求
1．复习有关触发器内容
2. 列出各触发器功能测试表格
3．按实验内容四、4，四、5的要求设计线路，拟定实验方案。
实验报告
1．列表整理各类触发器的逻辑功能。
2．总结观察到的波形，说明触发器的触发方式。
3．体会触发器的应用。
4. 利用普通的机械开关组成的数据开关所产生的信号是否可作为触发器的时钟脉冲信号?为什么?是否可以用作触发器的其它输入端的信号?又是为什么?